描述
适用于 PCI Express® 6.0
这种 PCIe 协议训练器以 64 GT/秒的速度生成 PCIe 6.0 数据流和响应，用于深度测试和分析。
VIAVI Xgig® PCIe 6.0 6P4 协议训练器为 Xgig PCIe 产品组合带来了下一代高速测试能力。协议训练器也是用于调试疑难协议通信问题的有用工具，因为它能够提供对 PCIe 数据流量的全面、位级、可重复的控制。
协议训练器生成并响应 PCIe 6.0 64 GT/秒流量。它可以配置为模拟根复合体 (RC) 或端点 (EP) 设备的操作，有效地充当测试主机和端点设备的高度可配置的链路合作伙伴。此外，有序集（TS0、TS1、TS2 等）以及 TLP、DLLP 和 LTSSM 序列可以基于输入实时地定义、运行甚至修改。6P4 支持 PCIe FLIT 模式和非 FLIT 模式操作。
6P4 还支持 PCIe 6.0 控制器状态机的详细验证和调试。它支持对固件和应用程序软件进行调试和性能调整。协议训练器可以编程为不合规的 PCIe 序列，以便能够测试对于正确的系统操作不正常的边界和压力条件，否则将很难评估。
协议训练器具有内置分析功能，并且自动启用以捕捉协议训练器与其链路合作伙伴之间的全双工数据。可以保存双向数据，以便使用 Expert™ 等 VIAVI 工具进行详细分析。
提供脚本 API，以便可以创建复杂的自定义协议训练器测试脚本，这些脚本可以是原始的，也可以是根据预定义的库脚本修改的。
VIAVI PCIe 6.0 协议训练器是一个完全集成的解决方案，在单个 CEM 卡外形规格中提供协议训练器功能。
主要特性
- 允许捕获和分析协议训练器与其链路合作伙伴之间的流量
- 生成并响应符合 PCIe 6.0 64 GT/秒标准的数据包
- 运行速度为 64 GT/秒 PAM4，并支持5、 5.0、8.0、16 和 32 GT/秒 NRZ 的所有其他 PCIe 数据速率
- 支持 1、2 和 4 通道的链路
- 32GB 总内存（16GB 上行捕获和 16GB 下行捕获）
- 用户可以设置链路速率和宽度，并控制其他速率的转换
- 完全集成的分析仪功能支持多种测试条件
- 支持新的 PCIe FLIT 模式、FEC 和 TS0 有序集
- 带历史记录日志的 LTSSM 状态跟踪器
- 用于正面和负面测试用例的用户可配置的自定义测试配置
- 脚本 API 允许创建复杂的、用户定义的测试用例
- 强大的图形控制界面提供测试用例的快速状态信息和快速设置
- Xgig 工具和协议训练器用户界面可在支持 Windows 的 PC 上运行
Xgig 6P4，适用于 PCIe 6.0 的四通道协议训练器
VIAVI PCIe 6.0 协议训练器是一个完全集成的解决方案，在单个 CEM 卡外形规格中提供协议训练器功能
Xgig 协议训练器界面 – 开始页面
图 1 – 协议训练器开始屏幕
协议训练器用户界面
利用 Xgig PCIe 协议训练器用户界面可轻松设置和执行测试。上面的图 1 显示了协议训练器启动屏幕。顶栏包括典型的 Windows™ 控件项目。向下的第二个栏有各种快速启动按钮，用于经常完成的任务。
左侧是“Settings”（设置）、“Compliance Tests”（符合性测试）和其他功能的图标。首先显示的是“Settings”（设置）>“General”（常规）选项卡。提供有关测试平台配置的信息，包括计时、复位和其他基本控制。
从“Settings”（设置）中，可以访问大量协议训练器参数的控件。“LTSSM”选项卡提供对链路设置和操作的控制。
例如，可以通过此选项卡调整接收和发射设置。它还允许设置超时和其他参数。“Settings”（设置）选项卡允许对测试数据速率和最大链路宽度进行强制限制。
在“Settings”（设置）图标下方，“Compliance Test”（符合性测试）图标将打开一个面板，用于选择要运行的测试。
在“Compliance Test”（符合性测试）图标下方，“Config Space”（配置空间）图标打开，用于定义协议训练器的 PCIe 配置空间参数。
“Exerciser”（协议训练器）窗口底部始终显示当前测试和测试台状态。
测试应用
下表列出了一些可用的功能以及可以使用 Xgig PCIe 协议训练器进行的测试。
| 支持新的 PCIe FLIT 模式 |
| 支持新的 PCIe FEC |
| 支持新的 TS0 有序集 |
| 支持 64 GT/秒 PCIe 6.0 PAM-4 信令 |
| 控制时钟源 |
| 控制和验证复位功能 |
| 控制 DUT 功率 |
| LTSSM 支持的状态：检测、静默、配置、L0、L1、恢复 |
| 设置数据速率 |
| 设置链路宽度 |
| 编辑 LTSSM 状态转换 |
| 控制链路宽度变化 |
| 控制链路速率变化 |
| 测试转换：任何速度/宽度到任何其他 |
| 控制链路状态变化 |
| 设置发射参数 |
| 设置接收参数 |
| 控制均衡程序 |
| 生成 TLP 32b 内存数据包 |
| 生成 TLP 64b 内存数据包 |
| 生成 TLP IO 数据包 |
| 生成 TLP 配置数据包 |
| 生成 TLP 消息数据包 |
| 执行错误的 TLP 数据包 |
| 定义 TS0/TS1/TS2 数据 |
| 定义 Cfg 写地址空间大小和偏移量 |
| 定义 Mem64 写地址空间大小和偏移量 |
| 定义 Mem32 写地址空间大小和偏移量 |
| 定义 IO 写地址空间大小和偏移量 |
| 定义 ROM 写地址空间大小和偏移量 |
| 定义 Cfg 读取地址空间大小和偏移量 |
| 定义 Mem64 读取地址空间大小和偏移量 |
| 定义 Mem32 读取地址空间大小和偏移量 |
| 定义 IO 读取地址空间大小和偏移量 |
| 定义 ROM 读取地址空间大小和偏移量 |
| 支持配置空间类型 0 标头 (32b) |
| 支持配置空间类型 1 标头 (64b) |
| 注入差异错误选项 |
| 注入符号错误选项 |
| 注入同步位错误选项 |
| 定义 ACK/NACK 策略 |
| 控制 ACK/NACK DLLP 生成/接收 |
| 控制空闲生成 |
| 自动生成 TLP 序列号 |
| 自动生成 TLP LCRC |
| 自动重新传输 NACK 的 TLP |
| 验证状态超时 |
| 设置重播超时 |
| 控制 SKP 生成 |
| 控制 8b/10b 和 12b/130b 编码 |
| 控制和监控边带信号 |
| 定义自定义测试配置，保存并加载 |
| 定义自定义测试套件和执行顺序 |
| 查看测试描述 |
| 查看测试结果 |
| 查看 LTSSM 日志 |
| 查看大量错误计数信息 |
订购信息
| 部件号 | 描述 |
| XGIG6P-PCIE6-X4-PF | PCIe 6.0 四通道协议训练器平台 |
| XGIG6P-PCIE6-X4-EX | PCIe 6.0 四通道协议训练器许可证密钥 |
